1000Base-T Ethernetの物理層
1000Base-Tの物理層には、TCM(Trellis Coded Modulation)という符号と、DFSE(Decision Feedback Sequence Estimation)という復号アルゴリズムが用いられています。この技術について、論文とかをリサーチしていました。少数の研究グループが精力的に論文を発表しています。例えばAzadetさんとか。
wikiの1000Base-Tのページによると、1000Base-Tの基本的なsignalingは以下のようになっています。
伝送路としてカテゴリ5(CAT5)以上のUTPケーブル内の4対8線のより対線を使用し、各ペアに250Mbpsの伝送速度を持たせる事で1Gbpsを実現する。片方向の伝送に4対すべてを使っているが、ハイブリッド回路を使用してエコーをキャンセルすることで4対すべてで同時に送受信が可能であるため全二重通信である。
電圧レベルを5値に分割し、1クロックで2ビットの情報を送るパルス振幅変調(PAM5)を使用することで周波数を低く抑えている。
1000BASE-Tでは8B1Q4で符号化されている。8B1Q4の符号化とは元データの8ビットごとをエラー検出ビットを付加して9ビットに直す「9ビット化」を行い、さらに9ビットのデータ(0〜511)を4対のより対線にそれぞれ「+1.0V、+0.5V、0V、-0.5V、-1.0V」の 5つの電圧の組み合わせ(54=625)に割り振る「4次元5値シンボル化」によって伝送路に送出する。
-
- 1998 IEEE CICC, Hatamian,M. Agazzi, O.E., Design considerations for gigabit Ethernet 1000Base-T twisted pair transceivers
1000Base-Tの物理層に使われている回路ブロックについて幅広く説明している。その代わりに、あまり詳細な説明は無い。TCMやDFSEに関しても、概略のみ。
-
- 2001 JSSC, Erich F. Haratsch, Kamran Azadet, A 1-Gb/s Joint Equalizer and Trellis Decoder for 1000BASE-T Gigabit Ethernet
DFSEの回路構成について詳細に説明している
-
- 2000 ISCAS, Haratsch, E.F., Azadet,K., High-speed reduced-state sequence estimation
DFSEは、Viterbi Decoderの回路規模を削減する手法の総称であるRSSE (Reduced State Sequence Estimation)の1つです。この論文では、DFSEの更なる高速化のテクニックを紹介しています。Branch metricの計算をlook aheadするとか。
-
- 1999 VLSI Symposium, Azadet, K, Gigabit Ethernet over unshielded twisted pair cables
これは本当に概略のみを説明している。TCMやDFSEには数行でしか説明していない
-
- 802.3abの1000Base-TのTutorial Presentation, 802.3のtutorialのwebsiteにある資料です。p43〜p48あたりにTCMの説明が書かれています。使用されているconvolutional codeのブロック図やTrellis, Partitionの区切り方とかが説明されています。ただし、DFSEの回路構成などの説明はありません