ロードバイクあげます（譲ります）

Bike Ride

乗らなくなったので、もし使ってくださる方がいましたら無料でお譲りします。
Trekの2005年モデルの1500です。アルミフレームです。サイズは54cmです。specは以下のTrekのサイトで確認してください。いちおう、発売当時では定価19万円でした。あまり綺麗な状態ではありませんが、とにかく試してみたい、ローラー用、メンテナンスのトレーニング？用などには良いかもしれません。川崎市中原区に住んでいるので、近所の方歓迎です。
この自転車の嫁ぎ先が決定しました。コメント欄からご連絡くださった方々、どうも有り難うございました。一番最初に連絡をくれた方に決定しました。その他の方には個別に連絡できず申し訳ございません。
http://www.trekbikes.com/ie/en/bikes/2005/archive/1500

MatlabでFFT (その3)

LSI

引き続きN=16点のFFTを試しています。Sampling Rateが1[Hz]、周波数が1/16, 5/16, 7/16 [Hz]のcosの波形をFFTしてみました。周波数ドメインでみると、2番目/6番目/8番目のdata pointのみがN/2=8となり、残りのdata pointはゼロになっています。いずれの波形でも、本来あるべき以外の周波数にエネルギーが漏れ出すことは起きていません。エネルギーが漏れ出さないための条件は、Fin=Fs/N*M (Nがデータ点数で、Mは[0,N-1]の整数）です。（当たり前の結果ですが、harmonic distortionとかのsimulationをしていると、たまにこれが原因で結果が狂ってしまってあせることがあります・・）

MatlabでFFT (その2)

LSI

前回の記事と同じで、Sampling Rateが1[Hz]、周波数が 1/16, 2/16, 4/16, 8/16[Hz]の４通りのコサインの波形をN=16点のFFTをしました。今回は、FFTの結果をreal partとimag partに分けて表示しました。あと、入力波形をサインに変えて同じことを実行してみました。

  • 入力波形がcosの場合にはreal partのみ、sinの場合にはimag partのみになる。それは、複素フーリエ変換の式からも明らか
  • 周波数データは、Nyquist周波数を対象の軸として、real partは偶対称、imag partは奇対称となる。Nyquist周波数のdata pointは、対称の軸の上にあるので、例外扱いとなる
  • 離散時間の場合には、Nyquist周波数をもつようなsinの波形を作ることが出来ない。従って、入力信号が実数の場合には、Nyquist周波数での周波数のdata pointは常にreal partのみとなる。これは、FFTの回転因子がNyquist周波数の場合には+1もしくは-1となることにも起因する。Nyquist周波数の点だけを見ると、cosとsinは同列にはなっていないんですね。これは数学的な記述だけのもの？それとも、もう少し本質的なcosとsinの違いなの？

入力波形がcosの場合

入力波形がsinの場合

MatlabでFFT

LSI

FFTで得られる周波数データにどのような性質があるのかを、簡単な波形を例にして調べてみました。Sampling Rateが1[Hz]で、周波数が 1/16, 2/16, 4/16, 8/16[Hz]の４通りで、コサインの波形をN=16点のFFTをしました。下のグラフで、上側にある４個の波形が時間軸でのコサインの波形、下の４個がそれぞれのFFTの結果です

  • 16個の周波数データの中の、non-zeroの周波数スペクトラムの位置
    • ０番目のデータはDCです。下のグラフでは常にゼロです。
    • 入力周波数が1/16 (= SamplingRate/N)のときには、non-zeroは１番目と１５番目に現れます。
    • 入力周波数が2/16 (= SamplingRate/N*2)のときには、non-zeroは２番目と１４番目に現れます。
    • 入力周波数が8/16 (= Nyquist周波数)のときには、non-zeroは８番目だけに現れます。
  • どの入力周波数でもパーセバルの定理が成立しています。
    • 入力周波数が1/16, 2/16, 4/16の場合は、時間軸の波形の２乗の総和が 8 (=N/2)となっていて、周波数スペクトラムの２乗の総和は (N/2)^2*2=N^2/2
    • 時間軸の波形の２乗の総和が入力周波数にかかわらずN/2となる理由ー時間軸の波形のある１点に着目して、そのデータと、それから９０度だけ位相がずれたデータのペアに着目すると、それらの２乗の和は必ず１になる（コサインとサインの関係のため）。そのようなペアがN/2個だけ存在するため。
    • 入力周波数が8/16の場合は、時間軸の波形の２乗の総和が 16 (=N)となっていて、周波数スペクトラムの２乗の総和は (N)^2=N^2

まとめ

  • 周波数スペクトラムの大きさの定義を、時間波形で振幅が１の場合に周波数スペクトラムの大きさが１と定義する場合には、FFTで得られた周波数データをN/2で割れば良い。
  • ただし、DCとNyquist周波数の場合はNで割る必要がある。ただし、実際の信号処理ではDCもNyquist周波数の成分も存在しないことが多いのであまり問題にはならない。(DCは無視するし、Nyquistはsystemのlowpass特性で減衰される)


clear;
N = 16;
fs = 1;
fx = [1/16, 2/16, 4/16, 8/16]';

x = cos(2*pi*fx/fs*[0:N-1]);
y = abs(fft(x)');

figure;
for n=1:4
   subplot(2,4,n);
   stem(1/fs*[0:N-1], x(n,:));
   grid;
   set(gca, 'XLIM', [0,N-1]);
   title(strcat('F_i_n = ', num2str(fx(n)),  ' [Hz]'));
   xlabel('Time [s]');

   subplot(2,4,n+4);
   stem(1/fs*[0:N-1], abs(fft(x(n,:))));
   grid;
   xlabel('Frequency');
   set(gca, 'XLIM', [0,N-1]);
   set(gca, 'YLIM', [0,N]);
end

TSMCの20nmプロセスはスマートフォンがターゲット

LSI

TSMC 2012 Technology Symposiumで、TSMCの20nmのプロセスは１種類しか提供されないことが発表されました。トランジスタの微細化を極限まで進めると、もはや"高速用" "低消費電力用"といった作り分けができなくなってしまったようです。あと、TSMCのroad mapの20nmのところに「mobile computing」と書かれていますが、今後数年にわたって20nmの量産立ち上げを牽引するアプリケーションはスマートフォンだと見込んでいるようです。QualcomとかNvidiaとかが最重要顧客になるのでしょう。20nmのプロセスは、高速性、低消費電力をmobile application向けにバランスを取ったものにしてくるのだと思います。(まあ、きっと技術的な問題から、そう言うしかないという事情もきっとあるのだとおもいますが）
http://www.xbitlabs.com/news/other/display/20120418153435_TSMC_to_Offer_Only_One_Version_of_20nm_Process_Technology.html

Matlab/Simulink Hardware in the Loop

LSI

先日、XilinxのFPGAに関する無料セミナーX-fest 2012に行きました。別に、弁当とノベルティの2GBのUSBメモリのためではありません。

面白かったのが、SimulinkをFPGAボードと組み合わせて協調シミュレーションを行うHardware in the loopと呼んでいる技術です。Simulinkのブロック図に置かれたブロックをFPGAに置き換えて、Simlinkのシミュレーションを行うのと全く同じ手順で、SimulinkとFPGAとの協調シミュレーションを行うことができます。もちろん、これに似たような手法は何年も前から提案されていたし、数年前のMatlab Expoでもどこかの大学の研究室がSimulink＋FPGAのシミュレーションの発表をしていました。もっと古くは、少し毛色の違う技術ですが、ASIC設計のシミュレーションの高速化のために、回路の一部をFPGAに置き換えて回路シミュレータ＋FPGAの協調シミュレーションを行う、ということもやられていました。でも、いまMathworksが提案しているHardware in the loopが凄いと思う理由は、仮に自力で協調シミュレーションを実現しようとしたときに必要となる非常に煩雑なインタフェース回路やソフトウェアをすべて自動生成できるようになっており、煩雑さが完全にユーザから見えなくなっていることです。しかも、そんなに高価ではない汎用のFPGAボードを使用することができます。

Mathworks --> xPC Target

シリセン - Silience

LSI

シリセン - Silience は、グラフェンのような構造をSi原子で実現した物質です。蜂の巣状に結合したSi原子が平面的に広がっているような構造をしています。その電気的特性もグラフェンに似ており、電子の有効質量がゼロになって、電子が超高速で移動する（＝電気抵抗値がほぼゼロになる）ような状態を実現できることが期待されています。ただ、もうトランジスタの動作にも成功して、アプリケーションを視野に入れた研究が盛んになっているグラフェンと比べると、シリセンの研究はまだまだこれからの段階です。その理由の一つは、グラフェンには簡単な生成方法が発見された（ノーベル賞になった研究は、スコッチの強力粘着テープを使ってグラファイトの表面から剥がしとったグラフェンを測定した）けど、シリセンにはまだそれほど効率的な生成方法が見つかっていないからだそうです。

IEE Spectrum, The Quest for 2-D Silicon
Si版グラフェンの「シリセン」、北陸先端大が初めてSi基板上に作製

シリセンの電気的特性は、まだ実測できていません。その理由は、今までのことろシリセンは導電性の基板の上でしか生成できていないために、抵抗を測定しようとしても、基板の抵抗が見えているのかシリセン自体の抵抗が小さいのか区別出来ないからです。また、同じ理由で、シリセンでトランジスタを作成することも難しいようです。

昨今のニュースを見ると閉塞感ばかりの半導体業界ですが、こういう新しい物性の発見は大きなイノベーションの萌芽となりそうで、とても面白いですね！