電気伝送はどこまで高速化できるのか？

2005年6月6日号の日経エレクトロニクスでは、第3部＜電気の延命策＞無線技術の投入で　25Gビット/秒を射程にという特集記事を組んでいます (*3)。それから5年後の2010年11月には、ついに (R&Dのテストチップではなく実際の商品である) XilinxのFPGAで28Gbpsのserdesのデモが成功したそうです。それとは別に、LinkedinのAnalog & Mixed Signal Societyに投稿されたjob postによると、Avagoが25>Gbpsのserdesの設計者を募集しているそうです。ついに、各社が電気伝送での25Gbpsに本気になっています。

Xilinxの最上位クラスのFPGAであるVirtex7HTには、28Gbpsのserdesが16個搭載されています。このserdesがターゲットとするアプリケーションは、100Gbpsの光モジュールとFPGAの間のインタフェースです。現在の100Gbpsの光モジュールの電気のインタフェースは10Gbpsのserdesが10本ですが(*1)、これを28Gbpsのserdesを4本に置き換えることにより、消費電力の低下や、装置の小型化(PCBの省面積化)を図るものです。Virtex7HTには、28Gbpsのserdesが16個搭載されているので、100Gbpsの光モジュールを4個まで接続できます。このアプリケーションは、OIFのCEI28G-SR (Short Reach)相当のアプリケーションであると言えます。同じ28Gbpsの電気伝送でも、より長い伝送距離をターゲットとしているCEI28G-LR (Long Reach)という規格もあります。この規格が実現できると、装置内のあらゆる伝送を従来通りの電気で実現することが出来ます。

その一方で、2010年11月15日号の日経エレクトロニクスでは、Light Peakは光るのか、という特集を組んでいます。Light PeakはIntelが開発した、Plastic optical fiberを用いた汎用の光伝送の規格です(*2)。まずは10Gbpsで製品化しますが、2020年までに100Gbpsまで高速化をはかる余地があるそうです。最初の製品は2011年にも登場します。さらに、Intelはシリコンフォトニクス技術で50Gbpsの光伝送に成功という研究成果も発表しています。

25Gbpsの更に先の世代の伝送規格はどのデータレートをターゲットとするのでしょうか? CEIのデータレートは、これまで6Gbps-->12Gbps-->28Gbps(25Gbps)と倍々ゲームで上昇してきたので、次は50Gbpsということだと思います。50Gbpsでは、データの1bitの幅が20psecしかありません。LSIと光モジュールの間のごく短い距離であればなんとか可能かもというレベルです。これまで何度も限界を囁かれながらも高速化が続いてきた電気伝送ですが、装置内のあらゆる箇所で使われる汎用の伝送技術としての電気伝送は25Gbpsが本当の最後になるのかもしれません。Light Peakによって光伝送のコストが大幅に下がることが予想されることや、シリコンフォトニクスが一歩ずつ実用化に近づいていることから(*4)、電気伝送が光伝送に取って代わられる日が本当に近づいています。

(*1) 現在販売されている100Gbpsの光モジュールとして、例えばCiscoの100GBASE-LR4 CFP Moduleがあります。これは、100Gbpsのデータを、1310nmのSingle-Mode-Fiber (SMF)で4波の波長分割多重技術を用いて伝送するものです。CFPというForm Factorは、CFP MESAで定められています。電気の側のインタフェースは、100GBASE-LR4の場合は10Gbpsのserdesが10本です。

(*2) 上の内容とは全く関係がないけど、AppleがIntelにLight Peakを作らせたという噂があります。でも、Light Peakが載ったiPhoneが本当に出来たらすごい。

(*3) この日経エレクトロニクスの記事では、25Gbpsには無線の分野で使われているような複雑な信号処理（例えば、Duobinary, OFDM, LDPCとか) が必要になる、と謳っています。でも、このEthernet AllianceのPaving the Way for 100 Gigabitという資料によると、実際のCEI28Gの伝送方式は、既存技術の高速化、高精度化を行うことを基本方針としています。TxのPre-EmphasisとRxのDecision Feedback Equalierの組み合わせです。

Development of the CEI‐28G‐SR and CEI‐25G‐LR electrical interfaces has been based on evolutionary improvements in both signaling technology and channel technology. As electrical data rates move from 10Gbaud/s to 25 Gbaud/s, the increase in power dissipation must be limited to 1.5x per link. While these higher data rates could be achieved entirely through more advanced signal processing in the Serdes device,such a solution would not meet market needs for power and levels of integration. Therefore improvements to signal processing must be evolutionary, not revolutionary, and must be accompanied by evolutionary improvements to circuit board, connector, and backplane technology

(*4) このIBM社が光と電子回路の混載CMOSチップを開発，2017年目標の「エクサ」機に向けるという記事によると、IBMのSilicon Photonixは2017年のスーパーコンピュータに使用されるそうです。