EDSFair 2010に行ってきました

LSI

半導体の回路設計ツールの展示会であるElectronic Design and Solution Fair(EDSFair) 2010に行ってきました。気になった内容をメモしておきます。

  • Berkeley Design Automation社 (BDA社)は、Analog FastSpice (AFS)というsimulatorを宣伝していました。新興のEDAツールベンダの中ではBDA社はとても有名だし、順調に顧客を開拓しているようです。
    • 個人的には、AFSのようなFast Spice系のsimulatorは宣伝されているほどの精度がでるのかよく分からないなあと思って、今まではあまり積極的には使っていませんでした。
    • AFSのデメリットとしては、Mixed-signalのsimulationが弱いと思います。AFSはCadenceのAnalog Design Environmentに組み込むことができるので、例えばDigital系のengineをSpectreverilog, Analog系のengineをAFSとしてMixed-signalのsimulationを行うことはできるそうです。でも、この構成では、Cadenceの最新のAMS designerのようにDigitalとAnalogを統合したengineをもつsimulatorに実行速度等で負けそうだし、(旧式の)Spectreverilogを用いてることからsystem verilog等の最新のdigital設計、検証手法を用いることが出来ないという欠点があると思います。
    • 嬉しい点は、機能限定の廉価版であるAFS Nanoは、1ライセンスが年間20万円しかしないことです。買ってみたくなりました。
  • 新しい高位設計言語＋設計環境であるBluespec SsytemVerilogという言語を、サイバネットシステム社が宣伝していました。Bluespec SystemVerilogは、そのまま社名であもあるBluespec社が開発した言語であり、もともとはMITにいる教授の研究成果を基にしているそうです。Bluespec社はまだまだ小規模なstartupであり、USでは少しずつ知名度が高まっているけど、日本にはまだほとんど知られていません。そこで、Bluespec SystemVerilogの宣伝のために、国内での販売代理店をつとめるサイバネット社はBluespec SystemVerilogを用いたdesign contestを日本国内のみで開催するそうです。課題はソート回路で、Bluespec SystemVerilogの30日間のライセンスを無償で貸与されます。商品はiPadだそうです。非常に気になるけど、参加する時間があるかな？そもそもソート回路って何？あと、余計なお世話だけど、高位設計という分野では国内の半導体メーカも古くから研究、開発を行っていたけど、また商品化の段階で標準をとれずに負けてしまうのでしょうか？例えばこれとか。